IC/LSI用パッケージ外形の変遷(図)
半導体パッケージング技術は、従来の電子（エレクトロン）による情報処理／記憶機能の高密度集積に加え、無線（RF）、光（フォトン）による通信機能や、MEMS (Micro Electro Mechanical Systems)センサ／アクチュエータ等も統合するサブシステム集積技術へと発展を始めた。
シリコンチップ上に電子回路、光回路を集積した高性能・小型・安価な光トランシーバにより、距離を超えてチップ間の広帯域なデータ転送を実現する。
情報を演算処理するプロセッサとワークメモリである大容量DRAM間のデータ転送は、コンピュータ・システムの性能向上のボトルネックになっており、これの解消の為、TSV (Through Silicon Via)により広いバス幅と短い距離で大容量メモリとプロセッサ間を接続する事が必要になってきている。技術開発は2000年代の中頃より活発になり、2014-15年にかけて、HBM (High Bandwidth Memory)、HMC (Hybrid Memory Cube)といった規格のハイパフォーマンス・コンピューティング(HPC)向けTSV積層メモリが相次いで実用化された。
ウェハレベルの再配線技術を用いた高密度パッケージング技術。従来のウェハレベルパッケージと異なり、再配線層（RDL: Redistribution Layer）をICチップ外形を超えて形成することが可能で、これにより複数のチップ間を高い配線密度で接続・集積したり、究極の小型化を実現することが出来る。
チップ上に形成したコイルを用いた電磁誘導により、積層したチップ間の通信を行う技術。機械的なヴィア形成・接続を用いたTSV (Through Silicon Via)積層に比べ、低いコストで同等以上の性能を実現できる可能性があり、期待を集めている。
