2000年代 設計と製造の連携強化 〜集積回路〜

LSIの微細化が進み、回路が複雑化すると、LSIの製造工程における各種ばらつきや、パーティクルなどによる欠陥の影響が大きくなり、歩留まり良くLSIチップを得ることが難しくなってきた。さらに、LSIの動作テストが益々複雑になり、その時間・費用も無視できなくなった。一方で、デバイスメーカ間の競争が激しくなり、開発期間（Turn-Around-Time）短縮による市場への製品の早期導入（Time-to-Market）、および開発・製造コストの削減が至上命題となった。 そこで、回路設計の段階から、製造プロセスを意識した設計を行い、その結果、最先端プロセスにおいても量産初期から高い製造歩留りを得ようとするDFM（Design for Manufacturability）が注目され、その採用が進んだ。さらに、動作テストを容易にするために、バウンダリスキャン、BIST （Built in Self-Test）などのDFT（Design for Testability）が進展した。 DFMの概念自体は、DRC（Design Rule Check）など、リソグラフィを意識したレイアウト設計において80年代からすでに存在した。これが強く認識されるようになったのは、130nmから90nm、そして65nmへと、急速に微細化が進展した時期と符合し、各種製造バラツキによるパラメトリック欠陥の増大が製品歩留まりに大きな影響を与えることが懸念されるようになったためである。ITRS (International Technology Roadmap for Semiconductor)には、2005年にDFMが初めて登場する。 DFMの具体的内容は多岐に亘るが、最初の取り組みは、光リソグラフィにおける解像度を、回路レイアウトパターンをOPC（Optical Proximity Correction）で補正しようとする試みから始まった。次いで、プロセス変動や、動作環境変動に伴う、デバイスの特性バラツキを考慮した設計マージンの解析手法が開発され、並行してDFM対応のEDA（Electronic Design Automation）ツール開発、回路設計を意識した製造装置の開発、DFMの検証手法の開発など、設計、プロセス、EDA、および製造装置、の各分野に跨って、DFMの概念が共有化されながら実用化が進んだ。 一方、バウンダリスキャンは、テストを容易化する技術であり、LSIの端子に埋め込まれたテスト回路を用いて、LSI内部の動作に影響を与えることなく、ボードレベルの端子、あるいはLSIの端子の状態を調べることができる。1985年にヨーロッパのJETAG (Joint European Test Action Group) によって最初に提案された。その後、LSIの多ピン化、BGA (Ball Grid Array)化により、パッケージの高密度化が進むと、上記端子の接続状態、電圧、あるいはLSIの内部ブロック回路を簡便に解析するテスト手法として多用され、発展していった。 BISTは、自己テスト回路を、LSI内に埋め込むことにより、LSIテスタによるコストを削減できるのみならず、出荷後のフィールドでもテストを行うことができる。さらに、デバイスの実動作速度でテストすることができる。自己テストは、テストパターンを発生し、出力値と期待値の比較することで行う。メモリ用BISTはパターン生成が単純で、期待値の格納が不要であることから、以前からSRAMで広く使われてきた。米国SynTest Technologiesは1999年に、SRAM用BIST設計ツールを発売している。ランダムロジック用BISTは、スキャンチェーンにLFSR（Linear Feedback Shift Register）を接続し、ランダムパターンを発生・印加し、出力をMISR (Multiple Input Signature Register)で検出する。これ以外に、アナログ・ミクストシグナル用BISTなど、種々のBISTが実用化されている。BISTは、テストを容易化する中心的技術として、今後も発展していくと考えられる。

【参考文献】 [1] ITRS (International Technology Roadmap for Semiconductor) 2005 version, Test Chapter. 【移動ページ】 集積回路/該当年代へ 【最終変更バージョン】 rev.000 2010/10/03