1950年代後半、日本各社は米国から基本技術を導入し、横型ゾーンメルティング炉を内製してゲルマニウム結晶を作り、 合金炉を内製して合金型トランジスタを生産した。なおソニーは結晶成長型のトランジスタを製造した。

1960年代に入りシリコントランジスタの製造が始まり、各社は引き上げ装置を内製してCZ法によりシリコン単結晶を作った。またこの頃、 日本の金属メーカが単結晶の材料である多結晶の製造販売を開始した。

シリコントランジスタは高濃度（n+またはp+）基板の上に低濃度のエピタキシャル層を形成して作られる。各社はエピタキシャル装置を内製しプロセス条件を最適化して、 自社内でエピタキシャル成長を行い、シリコントランジスタを生産した。

シリコントランジスタはプレーナ技術で製作されるが、その為にはシリコン表面を酸化し、 その酸化膜に開口を開けてそこから気相による拡散を行ってPN接合を形成する。酸化・拡散のために横型炉が使用された。初期には内製の拡散炉が使われたが、 1960年代中期からは国際電気製などの市販品が使われ始めた。

シリコントランジスタや1960年代後半に量産が始まったICでは、電極の引き出しや トランジスタ間の配線にAl薄膜が使われた。Al薄膜の形成には当初抵抗加熱蒸着法が 使われていたが、1970年代には電子ビーム蒸着法に移行していった。

シリコントランジスタやICの製造には、酸化膜に開口を開けたりAl薄膜をパターン化したりするために リソグラフィ（写真蝕刻）技術が使われるようになった。1960年代にはエマル ジョンマスクを使ってマスクをウェーハに押し当てて露光するコンタクト方式のリソグラフィが使われた。

1960年代後半になると熱酸化膜の他に、常圧CVD装置によって化学合成によって酸化膜が付着できるようになり、 電極・配線上の保護膜として使われ始めた。製造には市販装置や内製装置が使われた。

CVD酸化膜を使って日立はLTP技術、東芝はPCT技術を開発。このような技術により低雑音のトランジスタやICが実現し、 日本の民生機器のソリッドステート化が進展した。

ウェーハを平置きしていた常圧CVD装置に代わって、横型拡散炉を使って減圧したプロセスチューブの中で、Poly Siを付ける装置が導入され、 シリコンゲート技術が実現されるようになった。また、減圧CVD装置ではSiNも付けられLOCOS技術にも採用された。

MOSトランジスタの閾値制御やIsolation領域の反転防止のために、中電流のイオン注入装置が使われるようになった。装置メーカとしては、Lintottなどの海外メーカが主流。

高濃度PSGを熱処理して融かすことによって表面をさざ波状に平坦化する技術が採用 された。これによってAl配線が段差で断線することを防止できるようになった。1970年代 末にはPSGにホウ素（B）を添加したBPSGが使われるようになった。

1970年代中頃になるとリソグラフィー技術に進展があり、露光装置はコンタクト方式からプロキシミティ方式に移行するとともに、 マスクはエマルジョンマスクからハードマスクへ、フォトレジストはネガ型から次第にポジ型へ移行していった。装置、材料ではキヤノン、 東京応化、JSRなどの日本メーカが台頭し始めた。

1975年頃蒸着に代わってスパッタによって金属薄膜を堆積する装置が出来て、Al配線の 代わりに接合破壊耐性が強いAl-Siが配線金属として使われるようになった。

シリコンゲートをパターニングするのに当初は薬液が使われていたが、等方性プラズマエッチング装置が使われるようになった。 装置メーカとしては徳田製作所（ケミカルドライエッチング装置）、Tegal社、東京応化があった。

微細化が進み、コンタクト方式やプロキシミティ方式に代わってプロジェクション方式の露光装置が登場した。 Perkin-Elmer社やキヤノンの等倍方式の露光装置が使われ始めた一方、GCA社によってステッパが発売され、 ニコンも超LSI技術研究組合にステッパ試作機を納入。

1980年代初頭までは等倍のプロジェクションアライナが使われたが、1980年、1984年にニコン、キヤノンが商用ステッパを発売し、 以降ステッパが主流となった。更にその後のステッパの進化によってロードマップに従った微細化が実現されていった。

微細化が進むにつれて等方性プラズマエッチングに代わって異方性プラズマエッチング装置（RIE）が使われ始めた。

微細化の進展とともに拡散深さを浅くする必要が出てきて、従来の熱拡散法による接合形成に代わってイオン注入によって不純物を打ち込み、 その上で熱処理する方式が使われるようになった。

リフロー法に代わって、フォトレジストを塗布した後プラズマエッチング装置で全面をエッチングするエッチバック法に移行していった。 これにより平坦度が向上すると同時にプロセスの低温化が可能となり配線の多層化が進展した。

1980年代微細化が進むにつれてプロセスの低温化が進み、CVDにおいてもプラズマを使ってより低温でSiO₂膜や SiN膜が堆積されるようになった。

DARMの集積度が上がるにつれてセルサイズを縮小するため立体セル構造が採用されるようになった。立体セル構造としてトレンチセルとスタックトセル があるが共に1970年代に日本で発明された。スタックトセルを更に微細化する技術としてHSG Poly Si技術も日本で発明された。

シリコンゲート電極の抵抗値を下げるためにシリサイド・ゲートが使われ始めた。CVDではシリサイドの堆積は出来ないので、 スパッタによってシリサイド膜が形成された。

イオン注入技術の発展により、高エネルギーのイオン注入が行えるようになった。これにより各種のウエル形成が可能となり、LSIに多くの性能改善、 向上がもたらされるようになった。

ウェーハの大口径化が進み、製造ラインが200mmウェーハへ移行。熱歪による歩留まり低下に遭遇し業界全体として200mmライン立ち上げに苦労した。 そのような中から熱歪の少ない縦型拡散炉が登場した。

微細な溝にSiO₂を埋めたり深い穴をエッチングするために、高密度プラズマ装置が開発され、生産に使われるようになった。 装置メーカとしてアネルバ、日立、Lam、ノベラス、AMATなどが次々と参入した。

微細化とともに、接合深さを浅くする一方、抵抗も下げなければならないという相反する要求が出てくる。イオン注入を使って非常に浅くすると抵抗が大きくなるので、 拡散層の上にメタルを合金化するシリサイド技術が採用されるようになった。

プラズマ方式がエッチングやCVDに広く使われるようになると共に、ウエーハを精度よく処理するために、1枚ずつ処理する枚葉方式の装置が主流となってきた。 同様にアニール装置、洗浄装置においても枚葉化が見受けられる。

微細化が進むにつれて露光装置の解像度を上げる必要性が増し、レンズのNAを上げると共に、露光光源の波長を短くしたステッパが使われるようになった。 1990年代前半には水銀ランプのi 線光源が使われ、1990年代後半にはKrF エキシマレーザーが使われるようになり、最小寸法が250nmのLSIが実現した。

1990年代の後半になりCMP技術によって表面を極めて平坦化する技術が使われ始めた。平坦化によってリソグラフィにおける焦点深度低下をカバーでき微細化が進められたこともCMPの一つの利点である。 ドライイン／ドライアウト方式のCMP装置が日本で開発されたことで、クリーンルーム内にCMP装置を設置できるようになったことが実用化に寄与。

さらに微細化が進み、0.35μm世代になると素子分離にSTI（shallow trench isolation)が採用されるようになった。STIの実現には、微細溝へ絶縁物を埋める HDP-CVD技術や表面を平坦化するCMP技術が使われた貢献した。

配線抵抗を下げるためにAlに代わってCuが使われるようになるが、Cuはエッチングできないので配線加工のためにダマシン法が採用されるようになった。 ダマシン法ではCMPが必須の技術である。

ウェーハ径が200mmから300mmに移行。200mmへの移行時ほど業界としてトラブルは無かったが、装置業界は開発費の負担が増大した。

250nm以降の微細化のために露光装置の光源波長が193nmのArFエキシマレーザーに移行した。しかしそれ以上の光源の短波長化は出来ず、 代わってレンズを水に浸す液浸技術によりNAを１以上に上げた装置が使われるようになった。装置メーカとして日本のニコンとキヤノンと並んで、 オランダのASML社が台頭してきた。

露光装置の光源波長が193nm以降短波長化せず、これを補う技術としてマスクに複雑なOPC処理を施したり、ダブルパターニング技術を使うようになり、マスクコストが大幅に増大してきた。

微細化に伴い配線による信号遅延が大きくなり、この対策として配線間の絶縁膜の
低誘電率化が進んでいる。比誘電率３以下のLow-k材料を使うと、 ダマシンによるCu配線にバリアー／シード用メタルが必要となる。Low-k膜を平坦化する低圧CVD装置やバリアー／シード膜堆積用のスパッタ装置またはALD装置が必要となる。

ALDは1974年、フィンランドのTuomo Suntolaによって発明された。EL(エレクトロ・ルミネッセンス)用ZnSの成膜法に適用され、その後様々な分野に展開された。 半導体分野では東北大によってMBE(分子層エピタキシー)と呼ばれたGaAs成長に適用された。シリコン半導体分野では、90nmノード以降の微細化に不可欠な成膜法になった。

微細化によらずトランジスタを高速化するために歪シリコン技術が使われるようになる。内部歪を持ったライナー膜を付けたり、 シリコン中に局部的にゲルマニウムを入れたりする技術が採用された。

最先端ロジックLSIでは、実質的にゲート絶縁膜を薄くしてトランジスタを高速化するために、絶縁膜としてハフニアなどのHigh-k膜を使い、 ゲート電極としてシリコンゲートに変わってメタルゲート（但し昔のALゲートではない材料）を使用するようになった。

歪みシリコンチャネルやHK/MG（High-k/Metal Gate）の採用で、45nm node、32nm nodeと微細化を進めてきたCMOSロジックLSIのプレーナ型FETは、22nm nodeになると、短チャネル効果の抑制が一層困難になってきた。22nm nodeでTSMC、UMCはプレーナ型FETを採用したが、GlobalFoundries、Samsungは、林・関川（電総研）が考案したXMOS Transistorを発展させたPD-SOI FETを、Intelは、久本（日立）等の考案したFinFETを採用し、立体構造FETの時代が始まった。16nm nodeでは、TSMC、SamsungもFinFETを採用し、FinFETが2010年代のCMOSロジックLSIの主流になった。

レゾナック（旧昭和電工）は、世界に先駆けて、パワー半導体に使用される200mm（8インチ）サイズの高品質（第３世代）SiCエピタキシャルウェハーのサンプル出荷を開始した。