2000年代後半 プロセッサはマルチコアの時代へ 〜集積回路〜

マルチコア・プロセッサは、チップ内に複数個のCPUコアを有し、並列演算によって情報を高速に処理する。プロセッサの消費電力が許容限界を超え始めた2000年頃から、それまでのクロック周波数のみに依存する高速化手法に代わって導入が始まり、消費電力を抑えつつ、かつ高速動作を達成する手法として確立していった。 MOSFETの微細化が素子の高速化に有効に機能した1990年代には、プロセッサのクロック周波数は微細化と共に順調に高くなり、2000年頃には1GHzに達した。しかし、同時に消費電力の増大によるチップの発熱が大きな問題となり、これを抑えるために、システムの電源電圧は下げざるを得ず、しかし一方で、高速化の各種制限要因は大きくなり、MOSFETの動作速度は、期待したほど改善しなくなった。例えば、電子･正孔の移動度は微細化と共に低下の一途を辿り、その後、歪み技術の導入などで改善は得られたが、全体的に低電圧下でのMOSFETの高速化が困難な状況には変りはなかった。 そこで回路・システム設計者は、処理速度の改善を、クロック周波数の増大ではなく、チップ内に複数個のCPUコアを配置し、情報の並列処理によって図ろうとした。マルチチコアでは、各コアの電源電圧、クロック周波数を独立に制御するため、設計が難しくなる一方で、各コアの動作を最適化することにより、チップ全体の処理能力を高速に保ちながら、チップの消費電力を低減することが可能となる。今日のマルチメディア時代において、動画・音楽の再生、ウィルスチェック、文書作成など、複数のアプリケーションが並列で高速動作することを考えると、並列処理を行うマルチコア・プロセッサは、今日の操作環境に即した構成のプロセッサであると言える。 マルチコア・プロセッサの嚆矢は、2001年のIBMより発売されたPOWER4である。POWER4は、64ビットのプロセッサであり、1チップ上に2個のコアを有するデュアルコアチップであった。MOSFETはSOI（Si-on-insulator）基板上に作製され、配線材料にはCuが用いられた。クロック周波数1.1-1.3 GHzで動作した。この流れはPOWER5（130nm SOI-CMOS,デュアルコア）, POWER6（65nm SOI-CMOS, デュアルコア）, POWER7（45nm SOI-CMOS, 8コア）に引き継がれた。 2006年には、IBM、SCE (Sony Computer Entertainment)、Sony、東芝の共同開発になるCellがリリースされた。Cellは、POWERアーキテクチャーをベースとする並列処理型プロセッサであり、PPE（PowerPC Processor Element）と呼ばれる1個の汎用コアと、SPE (Synergistic Processor Element)と呼ばれる8個の演算コアが組み合わされている。Cellは高速の画像処理機能を有し、SCEの家庭用ゲーム機であるPlayStation3、東芝の薄型テレビREGZAなどに搭載されている。 一方Intelも2005年、Intel(R) Pentium(R)プロセッサ、エクストリーム・エディション 840を発表した。同チップは、同社初のデュアルコアプロセッサで、90nm技術を用いて作製され、クロック周波数3.2 GHzで動作した。さらにIntelは、10個以上のコアを搭載したプロセッサをmany-coreと呼んで、2010年には、50以上のコアを有する、Knights Corner計画を発表するなど、積極的にマルチコア化を進めている。 また日本メーカでは、ルネサステクノロジが2007年にデュアルコアによるSH2A-DUAL、SH4A-MULTIを開発した。前者は、SH2A-FPUを2個搭載し、最大周波数200MHzで動作し、後者は、SH-4Aを2個搭載し、最大周波数533MHzで動作した。メモリの共有などによる部品数の低減、および並列処理による消費電力の低減を確認している。一方、NECエレクトロニクスが2009年に、32ビットCPU「V850E」を2個搭載したデュアルコアのV850E2Mを発表している。

【参考文献】 【移動ページ】 集積回路/該当年代へ 【最終変更バージョン】 rev.001 2010/10/02