1998年 スタックドＣＳＰ量産開始 〜パッケージング〜

1998年4月　シャープ�鰍ﾍ2個のLSI素子を積み重ねたスタックドCSPの量産を発表した。16MビットフラッシュEEPROMと２MビットのSRAMが搭載された。　パッケージ外形は8mm×10mmで、重量0.17ｇで、テープCSP比で実装面積57％、重量80％低減になった。 1999年7月　シャープは、制御（ベースバンド）用システムLSIと、Flash Memory（32Mビット）、SRAM（8Mビット）等の3チップの3段積層のスタックドCSPを8月から量産することを発表した。LSI素子の厚みは150μmに薄肉化し、2段目と3段目のチップへはリバースボンディングすることで、ワイヤー高さの低背化が測られた。 同社はその後も4素子積層実現するなど積層型CSPの時代をリードし、時代を先取りした携帯電話など特徴ある小型情報端末を世に送り出した。 下図は左からスタックドCSP構造模式図、2素子積層SEM写真、3素子積層SEM写真、開発経緯である。

【参考文献】 (1) 嘉田守宏；「シャープのＣＳＴ次世パッケージ戦略と99年の展開」ＶＬＳＩシンポジウムＰＫＧ’99 (2)　各社ＣＳＴ（Ｃｈｉｐ Ｓｃａｌｅ Ｔｅｃｈｎｏｌｏｇｙ）次世代パッケージング戦略と99年の展開　ＩＳＳ産業科学システムズ 電波新聞（‘９９．７．２９）他 (3) 年表シャープの歩み 【移動ページ】 パッケージング/該当年代へ 【最終変更バージョン】 2015/6/5