2000年代後半 高速トランジスタにHigh-k／メタルゲートの採用 〜プロセス技術〜

トランジスタの微細化にともない、ムーアの法則によって、ゲート酸化膜も薄膜化の方向をたどったが、15nmを切る頃から、トンネル電流によるゲートリークが顕著となった。それを打破するために、物理膜厚は厚く、高誘電率化で電気的膜厚は薄くする方向で開発が進んだ。初期の酸化窒化膜の導入を経て、より誘電率の高いHigh-ｋ材料が導入されるようになった。また、シリコンゲートでは、ゲート電極であるポリシリコンに空乏層が形成され、それもゲート絶縁膜薄膜化の妨げになることから、電極に金属を使うことが進んだ。 High-kメタルゲートは大きく、ゲートファーストとゲートラストの２種類に分類できる。前者ははじめにHigh-k膜とメタルを積層膜として形成し、RIEで加工する方法で、従来の流れを汲んだプロセスであり、国内では広く採用されている。この構造でのHigh-kゲート絶縁膜は、55nmのCMOSで、NECELにより国内で初めて実用化された。後者はダマシン法を用いる方法で、インテルの45nmのプロセッサで初めて採用された。High-k材料には、酸化ハフニウム系の材料が広く使われており、メタルゲートには窒化タンタルや窒化チタンなどが広く使われている。いずれも、枚葉のMOCVDやALD（Atomic Layer Deposition)、PVDなどで成膜される。また、high-kやメタルを成膜するための種々の有機系ソースガスが新たに開発導入された。 初期的な課題は、絶縁膜、メタルの適当な材料、成膜方法の探索であった。また、メタルゲートの導入により、トランジスタのしきい値に種々の影響があること、CMOSを作る場合のプロセスが複雑であることなどがその後の課題となった。前者は、添加金属の選択や、熱工程の最適化などで解決している。

【参考文献】 【移動ページ】 プロセス技術/該当年代へ 【最終変更バージョン】 rev.001 2010/10/26