1990年頃 シャロージャンクション・シリサイドソース／ドレイン技術の使用 〜プロセス技術〜

CMOSトランジスタはスケーリング則に基づき微細化を続け、高性能化を果たしてきた。しかし0.35um世代に入ると、スケーリングを行っても性能が向上しなくなってきた。その原因のひとつが、ゲート電極やソース/ドレイン拡散層の寄生抵抗の増大である。この問題を解決するために、サリサイド（SALICIDE:Self-Aligned siLICIDE）技術が用いられるようになった。サリサイドは自己整合的に、シリコン（Si）もしくはポリシリコン面に金属シリサイドを形成する技術である。トランジスタを形成後に金属を堆積して熱処理を加えることで、表面に現れているSiと選択的に反応させて金属シリサイドを形成し、絶縁膜上の金属膜を除去することで自己整合的金属シリサイド膜を形成する。その歴史は古くからあるが、量産品に適用されるようになったのは、0.35umCMOS世代以降である。 はじめに用いられるようになったのは、チタン（Ti）とSiの合金TiSi2である。TiとSiの反応において拡散種はSiであるため、長時間の熱処理を行うと絶縁膜上のTi中にもSiが拡散してTiSi2を形成してしまう。これを回避するため、合金化の熱処理には高温かつ短時間の熱処理、すなわちRTP（Rapid Thermal Process）技術が必要であった。さらに微細化が進むとTiSi2は、細線効果と呼ばれる低抵抗相に相転移しなくなる現象が起こった。相転移させるためには高温の熱処理が必要だが、高温プロセスを用いると今後は凝集が起こってしまい、安定してTiSi2を形成できるプロセス温度領域が極めて狭くなってしまうという問題が生じた。Si表面をアモルファス化することで前記問題は軽減できたが、0.18um世代以降からは、これらの問題がないコバルト（Co）とSiの合金CoSi2が用いられるようになった。しかし、CoSi2にも問題があり、CoとSiの反応では拡散種がCoであるため、Si中にCoがスパイク状に入り込みやすい。このため、さらに微細化が進んでシャロージャンクション化すると、接合を突き破ってリーク電流が増加する。したがって0.1um世代以降では、NiSiが採用された。このように、更なる微細化、高性能化を実現するためには、サリサイド技術の進歩が不可欠である。

【参考文献】 【移動ページ】 プロセス技術/該当年代へ 【最終変更バージョン】 rev.000 2010/10/26