日本半導体イノベーション５０選　　（Ｔ-１１　１９８０年代）

｜日本半導体歴史館トップへ｜

DRAMの大容量化でチップサイズが拡大するとともに、高密度実装に必要な小型パッケージへのチップ搭載が課題となった。これに対し日立はボンディングパッドを従来のチップ周辺配置からチップ中央に配置し、 リードフレームをチップ上に配置する全く新しい構造を発明、開発した。日立はこれを1988年に開発着手し、1991年にDRAM共同開発パートナーであったTI社と共同で16MDRAMで製品化した。高信頼高密度実装技術で、 電気特性の優位性も同時に実現できるため、その後大容量DRAMの実装方式としてほぼ業界標準的に用いられるに至った。

リンク欄

■日本半導体歴史館　対象展示室（１）「LOC構造開発開始」

■日本半導体歴史館　対象展示室（２）「16MDRAMにLOC構造採用を発表」

■日立評論　1990年12月号「薄形，高密度，高速化対応パッケージ技術」(PDF)

■半導体産業人協会　ENCORE誌　2010年5月号「薄型パッケージの開発」(PDF)